Architect Labs: ИИ-система спроектировала чип-ускоритель Redwood за 2 недели

Система Architect Labs Platform самостоятельно спроектировала энергоэффективный ускоритель для задач искусственного интеллекта Redwood — от текстового технического задания до работающей реализации на программируемой вентильной матрице (FPGA, ПЛИС). Инженеры написали только высокоуровневую инструкцию. Дальше система сама смоделировала производительность, сгенерировала описание цифровой схемы, провела тестирование и верификацию, а также подготовила прошивку и программные ядра.

Весь цикл уложился в менее чем 2 недели. Когда спецификацию меняли, обновлённая версия оказывалась на FPGA меньше чем за 48 часов.

Что предлагается вместо традиционного конвейера

При обычном проектировании решения фиксируются по ходу прохождения этапов, и правки приходится вносить вручную или переносить в следующее поколение микросхемы. Architect Labs строит работу иначе: аппаратная часть и софт проектируются и тестируются в одном цикле оптимизации. Разработчики утверждают, что система исследует пространство вариантов микроархитектуры на порядок шире, чем команда инженеров за то же время. Для отдельных блоков она предлагала несколько вариантов с разной логикой управления и путями прохождения данных, а затем сравнивала их по площади и временным характеристикам.

Цифры есть только для FPGA

Redwood существует пока лишь как реализация на FPGA. Поэтому любые разговоры о превосходстве над другими компаниями касаются расчётов, а не чипа.

В эксперименте Redwood Nano на FPGA показал 12,1 токена/с на частоте 250 МГц на модели Qwen3 0.6B. Nvidia Jetson Orin Nano в том же тесте достиг 28 токенов/с на 1020 МГц.

Для будущей версии на техпроцессе Samsung класса 8 нм исследователи прогнозируют 49 токенов/с при энергопотреблении 1,335 Вт против 2,59 Вт у Jetson Orin Nano. Это соответствует расчётному преимуществу в 1,75 раза по производительности и 3,4 раза по производительности на ватт. Проверить эти показатели ещё предстоит на физическом кристалле.

Как устроена архитектура Redwood

Чип собран из одинаковых блоков (tile-based). Каждый выполняет свою часть работы и передаёт данные соседнему, вместо того чтобы постоянно обращаться к общей памяти. За счёт размещения данных рядом с вычислительными блоками разработчики рассчитывают снизить задержки и энергозатраты.

Управление отделено от вычислений. Отдельные блоки могут замедляться или отключаться, а встроенный глобальный таймер задаёт расписание выполнения ядер.

По данным разработчиков, все блоки достигли 95% покрытия кода и функционального покрытия, а первая RTL-версия, отправленная из симуляции на FPGA, ошибок не выявила.

Рекурсивное самоулучшение — в узком смысле

Исследователи провели отдельный эксперимент, который сами называют «ранней формой рекурсивного самоулучшения». Qwen3 развернули на Redwood, подключили модель как инференс-эндпоинт (точку доступа, куда система отправляет запросы) внутри собственной ИИ-системы и использовали её для поиска оптимизаций собственных операций. Система нашла несколько вариантов улучшения временных характеристик и ядер. Однако этот эксперимент заметно уже того, что обычно вкладывают в понятие «автономное самоулучшение ИИ».

Дальше — кремний

Следующий этап — физическое проектирование, подготовка к производству и проверка Redwood на кремнии. Architect Labs сообщает, что работает над выпуском чипа по техпроцессу TSMC. Именно этот шаг покажет, насколько расчётные характеристики сохранятся после изготовления. Пока Redwood декларирует возможность сократить цикл разработки аппаратуры с лет до недель, превосходя серийные решения.